Altair PollEx 2021是一個(gè)功能強(qiáng)大的PCB設(shè)計(jì)軟件，擁有許多功能，包括查詢(xún)、測(cè)量、查找對(duì)象以及各種報(bào)告，適用于多種環(huán)境下的ECAD和仿真環(huán)境。讓廣大設(shè)計(jì)人員可以在設(shè)計(jì)電路板的時(shí)候更加的高效，并且可以導(dǎo)出為通用的格式，適用于各類(lèi)PCB制作的設(shè)備。還涵蓋設(shè)計(jì)審查，分析和制造，徹底改善多學(xué)科工程師之間的溝通，提升效率，并結(jié)合實(shí)際情況進(jìn)行解決方案的定制。本次帶來(lái)的是最新的中文破解版，安裝包中附帶了破解補(bǔ)丁，同時(shí)還有詳細(xì)的破解教程，需要的用戶(hù)不要錯(cuò)過(guò)。

軟件特色

1、統(tǒng)一零件庫(kù)

通用的統(tǒng)一零件庫(kù)支持所有設(shè)計(jì)過(guò)程，使來(lái)自不同學(xué)科的工程師能夠有效地協(xié)作進(jìn)行項(xiàng)目，共享集中在一處的物理，邏輯，熱，電氣和裝配屬性數(shù)據(jù)。

2、原理圖設(shè)計(jì)審查

除行業(yè)中性格式外，PollEx還可以從所有主要ECAD供應(yīng)商（包括Cadence，Mentor Graphics，Zuken和Altium）導(dǎo)入設(shè)計(jì)。它的建模功能支持設(shè)計(jì)審查，包括原理圖和PCB數(shù)據(jù)之間的比較，因此可以在過(guò)程的早期發(fā)現(xiàn)并解決故障，而無(wú)需昂貴的ECAD許可證。

3、PCB審查，檢查和驗(yàn)證

Pollex具有無(wú)與倫比的讀取主要ECAD文件格式的功能和易于使用的應(yīng)用程序，可促進(jìn)從事原理圖和PCB設(shè)計(jì)的專(zhuān)家團(tuán)隊(duì)的協(xié)作。改善電路板布局，并使用仿真工具來(lái)驅(qū)動(dòng)設(shè)計(jì)，以實(shí)現(xiàn)信號(hào)完整性，電源完整性，EMI漏洞和ESD保護(hù)。

在BOM，邏輯和PCB級(jí)別上跟蹤并通知多學(xué)科團(tuán)隊(duì)成員設(shè)計(jì)變更和修訂，導(dǎo)出驗(yàn)證結(jié)果的智能文檔報(bào)告，并輕松共享設(shè)計(jì)更新文檔以始終保持最高的設(shè)計(jì)質(zhì)量。

4、PCB分析與優(yōu)化

除了內(nèi)置的分析功能外，PollEx還可以導(dǎo)出到其他Altair和第三方物理模擬工具。您可以利用Altair單元來(lái)利用我們的求解器來(lái)自信地識(shí)別和糾正開(kāi)發(fā)早期的設(shè)計(jì)問(wèn)題。使用Altair ElectroFlo™進(jìn)行不需要高級(jí)CFD知識(shí)的早期熱分析。使用Altair SimLab™通過(guò)強(qiáng)大且可重復(fù)的工作流程自動(dòng)執(zhí)行結(jié)構(gòu)應(yīng)力，振動(dòng)和跌落測(cè)試性能，從而獲得快速，準(zhǔn)確和一致的結(jié)果。使用Altair Feko™進(jìn)行詳細(xì)的EMI / EMC分析。

5、制造設(shè)計(jì)

通過(guò)將制造，安裝，鑲板和測(cè)試數(shù)據(jù)導(dǎo)出到生產(chǎn)線(xiàn)機(jī)械來(lái)提高PCB生產(chǎn)效率。超過(guò)500種可制造性（DFM）設(shè)計(jì)檢查涵蓋了板，組件，鉆頭，F(xiàn)PCB，封裝，焊盤(pán)，圖案，放置和工具的制造領(lǐng)域。自動(dòng)化和可定制的測(cè)試可以更早地發(fā)現(xiàn)潛在的可制造性問(wèn)題并提高良率。

6、組裝和測(cè)試設(shè)計(jì)

提供了一套用于設(shè)計(jì)PCB的工具，同時(shí)考慮了易于組裝和線(xiàn)下測(cè)試的問(wèn)題。避免了超過(guò)50種的裝配設(shè)計(jì)（DFA）檢查是否存在與碰撞，引線(xiàn)，放置，組件和電路板有關(guān)的裝配問(wèn)題。 通過(guò)將制造，安裝，鑲板和測(cè)試數(shù)據(jù)導(dǎo)出到生產(chǎn)線(xiàn)機(jī)器，提高了PCB制造，組裝和線(xiàn)下測(cè)試的效率。

安裝方法

1、在本站下載并解壓，得到如下文件

2、雙擊運(yùn)行hwPollEx2021_win64.exe，安裝原程序，進(jìn)入安裝向?qū)В催x我同意許可協(xié)議，點(diǎn)擊Next

3、選擇軟件安裝路徑，默認(rèn)即可

4、選擇創(chuàng)建快捷方式，方便之后運(yùn)行

5、等待安裝完成，點(diǎn)擊done退出引導(dǎo)

6、將破解補(bǔ)丁復(fù)制到軟件根目錄下，如圖所示；

默認(rèn)路徑：C:\Program Files\Altair\2021\PollEx

7、軟件破解完成，桌面運(yùn)行軟件，所有功能均可免費(fèi)無(wú)限制使用

新功能

1、添加功能以導(dǎo)出圖層圖像

支持導(dǎo)出圖稿層和物理層的圖像。支持的格式為“ JPG和.BMP格式。可以從PollEx PCB中的文件-導(dǎo)出至-圖像菜單中使用此功能。

2、添加功能以支持LPDDR4分析

用于分析LPDDR4的功能，該功能已添加到PollEx SI的自動(dòng)DDR總線(xiàn)分析功能中。 LPDDR4時(shí)序標(biāo)準(zhǔn)表已添加。

在現(xiàn)有的DDR技術(shù)中。 Vref yoltage，它是定時(shí)數(shù)據(jù)和地址總線(xiàn)的測(cè)量參考。用作固定值，但LPDDR4中的Vref電壓是通過(guò)訓(xùn)練過(guò)程在IC內(nèi)部生成的。如果使用了使用分析結(jié)果提取Vref DQ選項(xiàng)，則以JEDEC指定的方式搜索Vref值。作為對(duì)所有IC的數(shù)據(jù)/地址總線(xiàn)的分析結(jié)果，可獲得最張開(kāi)眼睛的電壓電平。 Vref值由它們的中間值確定。如果使用了“使用用戶(hù)定義的值”選項(xiàng)，則用戶(hù)可以設(shè)置所需的Vref值。

3、將Sl替換為HyperSpice引擎

PollEx SI的Spice引擎已從Polliwog Spice更改為HyperSPICE，因?yàn)橹挥蠸pice引擎在同一用戶(hù)GUI的內(nèi)部進(jìn)行了更改。但是，默認(rèn)的Spice Control參數(shù)已更改

4、添加阻抗圖的特征

添加了在PollEx DFE +的阻抗檢查項(xiàng)目的結(jié)果中顯示阻抗圖的功能。 在結(jié)果表中單擊“阻抗圖”按鈕后執(zhí)行阻抗檢查后，將顯示“阻抗圖”對(duì)話(huà)框。 通過(guò)使用此菜單，用戶(hù)可以輕松找到整個(gè)BUS整個(gè)路徑中的阻抗失配區(qū)域。

5、添加串?dāng)_耦合表映射功能

添加了在PollEx DFE +的“串?dāng)_噪聲”檢查項(xiàng)目的結(jié)果中顯示“后向串?dāng)_系數(shù)（kb）”耦合圖的功能。 在結(jié)果表中單擊“耦合圖”按鈕后執(zhí)行“串?dāng)_噪聲”檢查后，將顯示“耦合圖”對(duì)話(huà)框。 通過(guò)使用此菜單，用戶(hù)可以輕松找到整個(gè)BUS整個(gè)路徑中串?dāng)_容易受到影響的區(qū)域。

6、添加電源完整性檢查功能

PollEx DFE +中增加了檢查功率飽和度的功能。 新添加的功能是IR下降，環(huán)路電感和PDN阻抗

IR-Drop Check：IR下降是指出現(xiàn)在電網(wǎng)電阻組件上的電壓下降。 IR降是電流流動(dòng)期間電源與負(fù)載組件之間的電位差。 如果提供給普通的電壓電平是。

由于IR-Drop而上升。 系統(tǒng)出現(xiàn)故障或唾液的Risina / Fallina時(shí)間不正確。 導(dǎo)致信號(hào)完整性問(wèn)題。 因此，為了使組件正常工作，有必要檢查IR-Drop的量是否在組件允許的極限值之內(nèi)。此項(xiàng)檢查指定組件的電壓電平是否低于指定電平。

回路電感檢查：在PCB中。 電源線(xiàn)通常是指連接電源（VRM）和負(fù)載組件的電源網(wǎng)絡(luò)。

這些電源走線(xiàn)配置的特性可以通過(guò)PCB的電源傳輸網(wǎng)絡(luò)（PDN）來(lái)確定，PDN的運(yùn)行就像無(wú)源組件（例如線(xiàn)圈或電容器）一樣。 取決于其物理性質(zhì)。 由于這些鼻孔成分而產(chǎn)生諧振，并且流過(guò)諧振結(jié)構(gòu)的電流會(huì)引起局部失真和FM問(wèn)題，通常應(yīng)將PDN阻抗設(shè)計(jì)得盡可能低，通常是為了使PDN阻抗低。 在電源引腳周?chē)惭b了一個(gè)去耦電容器。 為了使該去耦合電容器有效工作，必須將電源引腳和去耦電容器之間的環(huán)路電感設(shè)計(jì)為較小。此項(xiàng)檢查電源引腳和去耦合電容器之間的傾斜電感是否超過(guò)用戶(hù)指定的值。

PDN阻抗檢查：在PCB中，電源線(xiàn)通常是指連接電源（VRM）和負(fù)載組件的電源網(wǎng)絡(luò)。

這些電源走線(xiàn)配置的特性可以通過(guò)PCB的電源傳輸網(wǎng)絡(luò)（PDN）來(lái)確定。 根據(jù)其物理特性，PDN的工作方式類(lèi)似于無(wú)源組件，例如線(xiàn)圈或電容器。 由于這些無(wú)源元件而產(chǎn)生諧振，并且流過(guò)諧振結(jié)構(gòu)的電流會(huì)引起弦失真和EMI問(wèn)題。 因此，在設(shè)計(jì)階段對(duì)PDN阻抗的精確分析非常重要。

此項(xiàng)檢查指定電源引腳的PDN阻抗是否高于用戶(hù)指定的目標(biāo)阻抗。

7、添加功能以導(dǎo)出熱結(jié)果

在PollEx Thermal中，添加了以標(biāo)準(zhǔn)文件格式輸出熱分析結(jié)果的功能。 分析結(jié)果可以Excel格式或格式輸出。 CSV格式。 在“熱分析”對(duì)話(huà)框中，使用“文件/導(dǎo)出到CSV”菜單，用戶(hù)可以生成結(jié)果文件。 分析結(jié)果之中。 PCB頂部/底部表面溫度將保存為desianname頂部/底部。 xlsx文件，保存的格式是X Y坐標(biāo)和溫度值。 組分溫度另存為設(shè)計(jì)名稱(chēng)Component。 xlsx文件，保存的格式是“參考名稱(chēng)”。 PlaceLaver.XY坐標(biāo)和溫度值。